Базовым шасси телевизоров SONY KV-21X1A, KV-21X1B, KV-21X1D, KV-21X1E, KV-21X1K, KV-21X1L, KV-21X1R, KV-21X1U является шасси типа ВЕ-5.
Конструктивно оно выполнено в виде горизонтального шасси. Непосредственно на нем располагаются:
* канал обработки видеосигнала;
* канал звука;
* источник питания;
* выходной каскад строчной развертки;
* выходной каскад кадровой развертки;
* система управления.
Рассмотрим работу базового шасси по функциональным узлам.
Каналы обработки видеосигнала и звука
Принципиальная схема канала обработки видеосигнала и канала звука приведена на рис. 3.4. Основу этих каналов составляют соответственно многофункциональный видеопроцессор МС44002Р и звуковой процессор MSP3400C-PP-C6 (MSP3401-B-PP-F7).
Поскольку в этом шасси применен селектор каналов (TU101), в состав которого входит видеодетектор, на выходе VIDEO селектора каналов формируется полный видеосигнал. Видеосигнал через корректирующую цепь R116 С131 и эмиттерный повторитель на транзисторе Q107 поступает на селектор синхроимпульсов, переключатель TV/YC и через развязывающий конденсатор С017 на переключатель TV-AV на микросхеме IC004 ТЕА2124 (вывод 3 — TVIN).
Селектор синхроимпульсов, реализованный на транзисторах Q006 и Q011, выделяет из полного видеосигнала составляющие синхронизации. При этом верхняя частота ограничения полосы пропускания селектора определяется номиналами элементов R049 С020 и входным сопротивлением усилителя на транзисторе 0006. Нижняя частота ограничения полосы пропускания определяется номиналами элементов R047 С022 и входным сопротивлением усилителя на транзисторе Q011. Выделенные сигналы синхронизации с коллектора транзистора Q011 поступают через контакт 31 (COIN) соединителя CN1001 в систему управления.
Переключатель TV/YC состоит из транзисторов Q310 и 0311. Номиналы резисторов в базовых цепях этих транзисторов подобраны таким образом, что, работая на общую нагрузку R366, один из транзисторов будет закрыт, в то время когда другой — открыт. Переключение осуществляется с помощью ключа на транзисторе Q312, на базу которого через резистор R369 поступает сигнал TV/YC от системы управления (контакт 19 соединителя CN1001). При низком уровне сигнала TV/YC транзистор 0312 закрыт, при этом за счет делителей в базах транзисторов переключателя Q311 будет открыт, a Q310 — закрыт. В этом случае видеосигнал, снимаемый с эмиттерного повторителя Q107 через конденсатор СЗЗЗ, поступает на переключатель и далее с его выхода (R366) через цепь коррекции С341 С328 R323 на первый вход селектора видеосигнала видеопроцессора (вывод 40 — V1 IN микросхемы IC301 МС44002Р). Высокий уровень сигнала TV/YC соответствует открытому состоянию транзистора 0312 и закрытому состоянию 0311. При этом на вход микросхемы видеопроцессора через контакт 4 соединителя CN402, конденсатор С332 и открытый транзис
тор переключателя Q310 поступает видеосигнал (сигнал цветности) от платы внешних коммутаций (разъем S-VHS).
Переключатель TV-AV на микросхеме IC004 ТЕА2124 осуществляет выбор видеосигнала, поступающего от селектора каналов, либо внешних сигналов, поступающих от переключателя видеосигналов на IC401. Структурная схема микросхемы ТЕА2124 показана на рис. 3.5. Видеосигнал, снимаемый с выхода селектора каналов через эмиттерный повторитель Q107 и разделительный конденсатор С017, поступает на вход переключателя TVIN (вывод 3 микросхемы IC004). На другой вход переключателя AVIN (вывод 8) через конденсатор С021 поступает сигнал от переключателя видеосигналов (вывод 4 микросхемы IC401). Состояние переключателя определяется уровнем сигнала TV/AV, поступающего на вывод 5 (SW) микросхемы через контакт 52 соединителя CN1001 от системы управления. Один выходной сигнал (переключаемый) переключателя OUT (вывод 6) через цепь коррекции R021 С014 R023 С015 и контакт 30 (CVBS) соединителя CN1001 снимается в систему управления (осциллограмма 1). При этом низкому уровню сигнала TV/AV соответствует выбор сигнала, приходящего на вывод 3, а высокому уровню — выбор сигнала вывода 8. Другой выход (вывод 2), являющийся выходом усилителя входного сигнала, поступающего на вывод 3, через согласующий резистор R410 подключен к выходному контакту (19) разъема SCART. Уровень выходного сигнала ограничивается с помощью стабилитрона D406.
Внешние видеосигналы один — от разъема SCART (контакт 20), другой от гнезда видеовхода платы внешних коммутаций (контакт 6 соединителя CN402) — поступают через цепи согласования и ограничения (R404 С417 R344 D407 и R416 С416 D411 R417 D412) на входы переключателя видеосигналов IC401 NJM2233BL соответственно AV1 (вывод 8) и AV2 (вывод 6). Структурная схема микросхемы NJM2233BL показана на рис. 3.6. Переключение этих сигналов осуществляется уровнем сигнала AV1/AV2, поступающего от системы управления через контакт 20 соединителя CN1001 на вывод 7 (SW) микросхемы. Высокому уровню сигнала соответствует выбор видеосигнала от разъема SCART. Выход переключателя (вывод 4) через корректирующую цепь С347 С302 R345 и токоограничивающий резистор R311 подключается ко второму входу селектора видеосигнала видеопроцессора (вывод 2), а также, как описано выше, ко входу AVIN переключателя TV-AV.
Видеопроцессор IC301 МС44002Р осуществляет декодирование сигналов цветности систем PAL/NTSC/SECAM, формирование сигналов основных цветов, обеспечивая регулировку яркости, контрастности, насыщенности. Кроме этого, в видеопроцессоре формируются сигналы строчной и кадровой разверток, а также сигнал коррекции геометрических искажений. Все регулировки и настройки видеопроцессора производятся по шине 12С по командам от системы управления. Структурная схема микросхемы МС44002Р показана на рис. 3.7. Как было описано выше, видеосигналы (осциллограмма 2) поступают на селектор видеосигналов микросхемы IC301 (выводы 40 и 2). 
С выхода селектора видеосигнал снимается на синхроселектор и полосовые фильтры сигналов цветности и яркости, где происходит разделение сигналов цветности и яркости. Также видеосигнал поступает на формирователь стробимпульсов, выходной сигнал которого через вывод 31 подается
на внешнюю линию задержки IC302 и в систему управления (контакты 16 и 45 соединителя CN1001). Форма трехуровневого сигнала на выводе 31 и его временные соотношения показаны на рис. 3.8. Структурная схема каналов цветности и яркости видеопроцессора показана на рис. 3.9.
Видеосигнал с выхода селектора поступает на фильтры яркость-цветность для разделения этих сигналов, при этом в момент прохождения сигналов строчной синхронизации видеосигнал проходит через фильтр низкой частоты. Выделенный фильтрами сигнал яркости поступает через переключатель S-VHS на схему коррекции четкости и яркостную линию задержки. В режиме S-VHS видеосигнал (сигнал яркости) подается на схему коррекции четкости и яркостную линию задержки, минуя фильтры яркость-цветность. Подстройка фильтров в зависимости от принимаемой системы осуществляется автоматически, а регулировка коррекции четкости и время задержки яркостной линии — через шину 12С.
Выходной сигнал яркостной линии задержки снимается на схему фиксации уровня черного (рис. 3.7), запоминающий конденсатор С321 которой подключен к выводу 28 микросхемы. После фиксации уровня черного сигнал яркости поступает на вывод 29 микросхемы (в данном шасси не используется) и на селектор сигналов яркости, на другой вход которого поступает сигнал с вывода 25 микросхемы (в данном шасси не используется). Выходной сигнал селектора подается на матрицу RGB.
Выделенный полосовым фильтром сигнал цветности нормируется по амплитуде схемой АРУ (АСС) канала декодирования сигналов PAL/NTSC и схемой АРУ (AGC) канала декодирования сигналов SECAM (рис. 3.9). Уровень схемы АРУ канала декодирования сигналов PAL/NTSC запоминается на конденсаторе С301 подключенном к выводу 1 микросхемы видеопроцессора. Нормированный сигнал декодируется декодером цветности PAL/NTSC. На декодер цветности поступают опорные сигналы цветовых поднесущих, вырабатываемые генератором цветовой поднесу- щей. К выводам 33 и 32 подключены кварцевые резонаторы Х302 — для формирования опорных частот систем PAL/SECAM, и Х301 — для формирования опорных частот системы NTSC. Номиналы конденсаторов С323, С322, С324 (рис. 3.4) определяют согласование импедансов кварцевых резонаторов с входным сопротивлением микросхемы. С образованного этими конденсаторами делителя часть сигнала снимается на микросхему линии задержки (вывод 1 IC302). К выводу 39 подключен фильтр R325 СЗЗО С329 схемы автоподстройки генератора цветовых поднесущих. Декодирование сигналов систем PAL/NTSC и SECAM производится раздельными декодерами цветности. Конденсатор демодулятора SECAM С310 подключен к выводу 11 микросхемы видеопроцессора.
С помощью схемы опознавания производится идентификация принимаемой системы. К выводу 38 подключен конденсатор С341, определяющий постоянную времени режима идентификации. Уровень напряжения на выводе 30 соответствует принимаемой-(опознанной) системе. Уровень напряжения 3 В соответствует системе SECAM, уровнь 1,7 В — системе NTSC, уровень 0,5 В — системе PAL, уровень напряжения 4 В — соответствует использованию внешних цветоразностных сигналов (для линии задержки). Это напряжение, снимаемое с вывода 30, используется линией задержки МС44140Р (вывод 5) для переключения внутренних фильтров.
После декодирования цветоразностные сигналы с выходов декодеров цветности поступают на схему выбора систем и регулировки цветового тона, где подвергаются селекции, в зависимости от принимаемой системы, и регулировке цветового тона (для NTSC), и после фильтрации ВЧ составляющих через выводы 36 и 37 (B-Y и R-Y осциллограммы 4 и 3) поступают на линию задержки на микросхеме IC302. Структурная схема микросхемы линии задержки МС44140Р показана на рис. 3.10. Линия задержки осуществляет задержку цветоразностных сигналов на время длительности одной строки (64 мкс). Линия задержки включает два независимых канала задержки, которые в зависимости от принимаемой системы изменяют свои функции, а также синхрогенератор и формирователь импульсов. Цветоразностные сигналы поступают в канал задержки, состоящий из двух ветвей — ветви прямого сигнала и ветви задержанного сигнала, включающей цифровую линию задержки.
Снимаемые с выводов 36 и 37 видеопроцессора цветоразностные сигналы (осциллограммы 4, 3) поступают через конденсаторы С034, С037 (для B-Y) на выводы 11 (прямая ветвь B-Y) и 14 (ветвь задержанного сигнала B-Y) и конденсаторы С042, С038 (для R-Y) на выводы 6 (прямая ветвь R-Y) и 15 (ветвь задержанного сигнала R-Y) микросхемы линии задержки. В зависимости от уровня сигнала на выводе 5 и соответственно принимаемой системе формирователь импульсов микросхемы IC302 вырабатывает переключающие сигналы для внутренних узлов микросхемы. В режиме NTSC используются только прямые ветви линий задержки, задержка цветоразностных сигналов не осуществляется. В режиме PAL сигналы прямой ветви и ветви задержки складываются, компенсируя дифференциально-фазовые искажения. В режиме SECAM осуществляется попеременно строчная коммутация (SECAM 1 и SECAM 2) сигналов прямой ветви и ветви задержки. При использовании внешних цветоразностных сигналов по команде от формирователя импульсов (EXT) к выходам микросхемы (выводы 10 и 7) подключаются сигналы, поступающие на выводы 9 и 8 (в данном шасси не используются).
Во всех входных сигналах микросхемы линии задержки производится фиксация уровня черного. Для этой цели формирователь импульсов вырабатывает сигналы стробирования CL1...CL4. Синхронизация формирователя импульсов осуществляется стробимпульсом, поступающим на вывод 4 микросхемы. Синхрогенератор микросхемы вырабатывает импульсы сдвига для регистров линий задержки и импульсы управления АЦП. Опорным сигналом синхрогенератора является сигнал цветовой поднесущей, поступающий на вывод 1 микросхемы. К выводу 16 микросхемы подключена цепь внутреннего источника тока R037 С039. Цветоразностные сигналы (осциллограммы 5, 6) с выхода линии задержки (выводы 10 и 7) через конденсаторы С319 й С320 и выводы 26 и 27 видеопроцессора снимаются на матрицу RGB.
На выходе матрицы RGB формируются сигналы основных цветов, которые далее поступают на выводы 17, 18, 19 микросхемы; на эти же выводы через переключатель сигналов RGB приходят внешние RGB сигналы от выводов 22, 23, 24. Структурная схема каналов формирования основных цветов видеопроцессора показана на рис. 3.11.
Внешние RGB сигналы поступают от контактов 15, 11, 7 разъема SCART (рис. 3.4) через соответствующие цепи согласования и ограничения R361 D404 R342, R362 D403 R333, R363 D401 R302 и разделительные конденсаторы С423, С422, С421 на эмиттерные повторители на транзисторах Q402, Q403, Q404, выходы которых через разделительные конденсаторы С317, С316, С315 подключены ко входам RGB коммутатора видеопроцессора (выводы 22, 23, 24). С помощью ключевых каскадов на транзисторах Q405...Q408 осуществляется дополнительная блокировка входных RGB сигналов. Активизация внешних сигналов RGB производится по высокому уровню сигнала на выводе 21 видеопроцессора. Этот уровень определяется либо сигналом от разъема SCART (контакт 16) поступающим через цепи согласования и ограничения R430 D405 R318 R343, либо сигналом BLANK от системы управления (контакт 50 соединителя CN1001), поданным через диод D004. Сигнал BLANK является приоритетным по сравнению с сигналом от разъема SCART. Это достигается путем блокировки сигнала переключения от SCART с помощью ключа на транзисторе Q015. Кроме этого, внешний сигнал переключения блокируется при передаче системой управления информационных сигналов RGB (OSD, телетекст). В этом случае блокировка внешнего сигнала переключения осуществляется с помощью ключа на транзисторе Q118 по сигналу RGB Р от системы управления (контакт 23 соединителя CN1001). Гашение внешних RGB сигналов во время обратного хода кадровой развертки осуществляется с помощью каскада на транзисторе Q002 эмиттер которого через
резистор R029 подключен к цепи сигнала переключения, а на базу транзистора поступают импульсы гашения V BLK от системы управления (контакт 41 соединителя CN1001).
Во входных RGB сигналах производится фиксация уровня черного (рис. 3.11). Кроме этого, входные сигналы RGB снимаются на синхроселектор для формирования сигналов синхронизации. После схемы фиксации уровня и схемы гашения сигналы RGB поступают на матрицу Y, где из них формируется сигнал яркости, и через переключатель каналов RGB и схему регулировки уровня непосредственно на выходные выводы микросхемы (выводы 17, 18, 19).
Полученный на выходе матрицы Y сигнал яркости участвует в формировании цветоразностных сигналов совместно с сигналами R и В (В-Y формирователь и R-Y формирователь). Кроме этого, этот сигнал через каскад блокировки поступает на матрицу RGB. Формирование из RGB сигналов цветоразностных сигналов и сигнала яркости позволяет использовать один общий канал регулировки и матрицирования для внешних и внутренних сигналов.
В свою очередь, цветоразностные сигналы от линии задержки (выводы 27, 26 видеопроцессора) и сигналы яркости Y2 (вывод 25), Y1 после фиксации в них уровня черного подаются на схему гашения, с выхода которой сигналы яркости снимаются на селектор сигналов яркости, а цветоразностные сигналы — на схему регулировки насыщенности. На схему регулировки насыщенности поступают также через каскады блокировки сигналы от формирователей R-Y и B-Y. Выходные сигналы схемы регулировки насыщенности после их выбора и регулирования снимаются на матрицу RGB, сюда же приходит один из сигналов яркости. Полученные на выходе матрицы RGB сигналы основных цветов поступают на выводы 17, 18, 19 видеопроцессора.
Ограничение амплитуды выходных сигналов производится схемой ограничения тока лучей BCL по сигналу поступающему на вывод 10 микросхемы. Схема ограничения тока лучей кинескопа реализована на элементах R308, С308, D301, R309, С309. Сигнал, пропорциональный току лучей кинескопа, снимается с вывода 11 строчного трансформатора и через резистор R826 поступает на схему ограничения тока лучей. Порог схемы ограничения (вывод 10) определяется напряжением 2.5 В. При этом постоянная времени схемы ограничения определяется номиналом конденсатора
С309. Кроме этого, сигнал, пропорциональный току лучей кинескопа, поступает на схему контроля тока лучей (вывод 9) через интегрирующую цепь R307, С307.
Схема регулировки темновых токов и усиления (рис. 3.7) осуществляет регулировку уровней черного в выходных сигналах и усиления выходных каскадов. Все эти регулировки производятся по шине 12С системой управления в технологическом режиме. Кроме этого, схема регулировки темновых токов и усиления осуществляет автоматическую стабилизацию уровней темновых токов (уровней черного) в выходных сигналах по анализу измерительного сигнала IFB, поступающего от платы кинескопа (контакт 3 соединителя CN081) через резистор R317 на вывод 20 видеопроцессора (рис. 3.4). Кроме этого, сигнал на этом выводе используется для пикового ограничения тока лучей кинескопа. Дополнительно на вывод 20 видеопроцессора через диод D003 поступает сигнал гашения строчной частоты от системы управления (контакт 42 соединителя CN1001).
Сигналы основных цветов (осциллограммы 9, 8, 7) с выхода видеопроцессора (выводы 17, 18, 19) через защитные резисторы R337, R336, R335 и контакты 4...6 соединителя CN081 снимаются на видеоусилители платы кинескопа. На эти же контакты приходят информационные сигналы RGB от системы управления. Эти сигналы снимаются с контактов 47...49 соединителя CN1001 и далее, через соответствующие эмиттерные повторители на транзисторах Q012...Q014 и цепи согласования R088 D005, R089 D006, R090 D007, поступают на контакты соединителя CN081. С помощью каскада блокировки на транзисторах Q301...Q306 производится блокировка выходных сигналов в момент включения телевизора на время разогрева катодов кинескопа, определяемое номиналами элементов R301, С300. Выходы видеопроцессора (выводы 17, 18, 19) представляют собой каскады с открытым коллектором, поэтому к ним дополнительно подключаются вытягивающие резисторы R313...R315, соединенные с проводником питания (5 В).
Синхропроцессор, входящий в состав видеопроцессора, состоит из каналов строчной и кадровой разверток. Канал строчной развертки осуществляет формирование импульсов запуска строчной частоты и их синхронизацию. Структурная схема канала строчной развертки показана на рис. 3.12. Задающий генератор строчной развертки реализован на генераторе, управляемом напряжением (ГУН) с номинальной частотой 1 МГц. Подстройка частоты генератора осуществляется по двум цепям.
Первая цепь производит синхронизацию частоты генератора и его подстройку по сигналу от генератора цветовой поднесущей. Сигнал поднесущей цветности (4.43/3.58 МГц) поступает на делитель частоты, коэффициент деления которого изменяется в зависимости от принимаемой системы по сигналу от схемы управления и контроля видеопроцессора. Выходной сигнал делителя, кратный частоте строк, сравнивается в частотном компараторе с сигналом строчной частоты, формируемым задающим генератором. Результат сравнения в виде сигнала ошибки используется для запуска и остановки счетчика. Количество подсчитанных импульсов пропорционально сигналу ошибки. С помощью ЦАП количество импульсов преобразуется в управляющее напряжение, которое поступает на ГУН для его подстройки.
Вторая цепь подстройки реализована на первом фазовом детекторе и осуществляет подстройку фазы задающего генератора по сигналам строчной синхронизации, формируемым на выходе синхроселектора. Источником синхроимпульсов в данном видеопроцессоре могут являться либо входы Y1 или Y2, либо входы RGB. Синхроимпульсы, выделенные из источника сигнала, поступают на детектор совпадений, где формируются импульсы для схемы управления и контроля и первого фазового детектора. На другой вход фазового детектора поступает сигнал строчной частоты, получаемый путем деления частоты ГУН на 64. Выходной сигнал фазового детектора в виде сигнала ошибки выделяется на фильтре, образованном элементами С313, R312, R351, С314, R328, R327, подключенными к выводу 15 микросхемы. Напряжение, выделенное на этом фильтре, поступает на другой управляющий вход ГУН. Изменение постоянной времени автоподстройки осуществляется сигналами схемы управления и контроля HGAIN1 и HGAIN2.
Сигнал удвоенной строчной частоты с другого выхода делителя на 64 через управляемый делитель поступает на схему регулировки фазы и второй фазовый детектор, осуществляющий подстройку фазы импульса запуска строчной развертки. Управляемый делитель может иметь коэффициент деления 2 или 1 (для удвоенной строчной частоты), выбираемый схемой управления и контроля. Сигнал импульса запуска строчной развертки (осциллограмма 10), снимаемый с выхода схемы регулировки фазы, поступает на вывод 12 и далее на инвертирующий каскад на транзисторе Q300 (рис. 3.4).
Импульсы обратного хода строчной развертки, снимаемые со строчного трансформатора через резистор R801, приходят на вывод 13 видеопроцессора. В видеопроцессоре эти импульсы подаются на детектор импульсов ОХ, сигнал с выхода которого снимается на схему управления и контроля, и на второй фазовый детектор, на другой вход которого приходит сигнал от управляемого делителя. Напряжение ошибки на выходе фазового детектора выделяется фильтром С312 С345 R340 R355, подключенным к выводу 14. Напряжение ошибки поступает непосредственно на управляющий вход схемы регулировки фазы. Кроме этого, управление напряжением ошибки осуществляется через фазовый детектор с помощью схемы компенсации, на вход которой поступает сигнал регулировки фазы от схемы управления и контроля.
Структурная схема канала кадровой развертки, а также схема коррекции геометрических искажений растра видеопроцессора показана на рис. 3.13. Сигнал удвоенной строчной частоты поступает на счетчик строчных импульсов синхронизации. По состоянию счетчика строчных импульсов декодер формирует несколько последовательностей импульсов кадровой синхронизации длительностью 448, 525, 576, 625, 740 строк. Эти импульсы подаются на схему совпадений и синхронизации, на другой вход которой подаются импульсы кадровой синхронизации, формируемые из синхроимпульсов селектором кадровых импульсов. Выбор частоты кадровой синхронизации осуществляется схемой управления и контроля видеопроцессора в зависимости от опознанной системы.
Схема совпадений и синхронизации формирует импульсы кадровой частоты, засинхронизированные сигналами кадровой синхронизации, а также импульс сброса для счетчика строчных импульсов. Выход схемы совпадений и синхронизации подключен к схеме формирования кадровой пилы, конденсатор которой С306 подключен к выводу 6 микросхемы. Амплитуда пилообразного напряжения на этом конденсаторе определяется временем заряда конденсатора, а также выходным напряжением ЦАП, управляющих размером по вертикали, линейностью по вертикали и коррекцией размера по вертикали. Для коррекции размера по вертикали используется сигнал, пропорциональный току лучей кинескопа, поступающий на вывод 9.
Пилообразное напряжение снимаемое с конденсатора, подключенного к выводу б, подается на вход усилителя с регулировкой постоянного уровня и на схему формирования сигнала коррекции геометрических искажений растра микросхемы. Выход усилителя с регулировкой постоянного уровня подключен к выводу 7 микросхемы, с которого, в свою очередь, снимается сигнал на выходной каскад кадровой развертки. Регулировка постоянного уровня, а соответственно и центровка по вертикали, производится с помощью ЦАП по сигналу от схемы управления и контроля видеопроцессора.
Схема формирования сигнала коррекции геометрических искажений растра состоит непосредственно из формирователя параболы с регулировкой наклона и двух цепей регулировки (регулировка амплитуды параболы и регулировка точки перегиба параболы). Все регулировки осуществляются напряжениями, поступающими с выходов соответствующих ЦАП, управляемых сигналами схемы контроля и управления. Суммарный сигнал коррекции образуется на выводе 8 микросхемы; на этот же вывод поступает напряжение регулировки размера растра по горизонтали. С вывода 8 микросхемы сигнал коррекции снимается на усилитель схемы коррекции геометрических искажений растра.
Основу канала звука составляет микросхема звукового процессора IC200 (MSP3400C-PP- C6/MSP3410B-PP-F7). Микросхема MSP3400C-PP-C6 применяется в моделях KV-21X1A, KV- 21X1D, KV-21X1K, KV-21X1R. Микросхема MSP3410B-PP-F7 применяется в моделях KV-21X1B, KV-21X1E, KV-21X1L, KV-21X1U. Структурная схема этой микросхемы показана на рис. 3.14. Сигнал ПЧ звука с выхода селектора каналов (QSS) поступает через конденсатор С121 на эмиттерный повторитель (Q110) и далее на полосовой фильтр, образованный элементами R119, L111, С122, L112, С123, L113, С124 (рис. 3.4). Выход полосового фильтра подключен ко входу эмиттерного повторителя (Q210), с выхода которого сигнал ПЧ звука через конденсатор С217 подается на вход демодулятора звукового процессора (вывод 58). Для приема стандарта L (модель KV-21X1B) на плате дополнительно устанавливается полосовой фильтр CF200 с усилителем на транзисторах Q207...Q209 (на рис. 3.4 эти элементы выделены пунктиром). Выделенный этим фильтром сигнал через конденсатор С215 поступает на другой вход демодулятора звукового процессора (вывод 60). Звуковой сигнал AM с выхода селектора каналов через конденсатор С218 подается на переключатель SCART звукового процессора.
Выходные сигналы демодулятора в цифровом виде поступают на цифровой стереофонический процессор звука, где подвергаются дальнейшей обработке и регулировке (рис. 3.14). Тип (стандарт) принимаемого сигнала определяется схемой идентификации звукового процессора, сигнал с которой снимается на цифровой стереофонический процессор звука. Цифровой стереофонический процессор звука осуществляет декодирование стереофонических сигналов и сигналов двухречевого звукового сопровождения, а также формирование псевдостереосигнала и регулировку баланса, громкости, тембров. Кварцевый резонатор Х201 опорного генератора звукового процессора подключей к выводам 62 и 63 микросхемы. Согласование импеданса кварцевого резонатора осуществляется элементами R202, С227, С228.
Внешние звуковые сигналы от разъема SCART (выводы 2, 6) через схемы ограничения на элементах L406, С402, R418, С404, R402, D410 и L408, С405, R405, С403, R403, D415 подаются на переключатель SCART (выводы 52 и 53) звукового процессора. Звуковые сигналы от входных гнезд (L и R), расположенных на передней панели телевизора, входящих в состав платы внешних коммутаций Н1 (рис. 3.15), через фильтры платы (L903, С900, R910 и L902, С901, R909), контакты 1, 3 соединителя CN402 и цепи фильтров и ограничения на элементах L401, L402, L409, С419, R420, D416, С420, R421, D417 поступают на другие входы переключателя SCART (выводы 49, 50). После выбора источника звукового сигнала производится его оцифровка в ЦАП и далее обработка в цифровом стереофоническом процессоре звука. Линейные сигналы на выходе цифрового стереофонического процессора звука преобразуются с помощью АЦП в аналоговый вид и через выводы 36 и 37, а также цепи ограничения и согласования D408, С401, R406, С415, R401, С418, L405, D409, С410, R411, С413, R412, С406, L407 снимаются на контакты 1, 3 разъема SCART.
Регулируемые звуковые сигналы после их преобразования в аналоговый вид через выводы 28 и 29 снимаются на усилители мощности, а с выводов 25 и 26 на усилители головных телефонов. Развязывающие конденсаторы ЦАП С233 и С234 подключены к выводам 31 и 32. Выходные сигналы с выводов 28 и 29 звукового процессора через разделительные конденсаторы С244 и С245 поступают на эмиттерные повторители, образованные транзисторами Q204 и Q205, выходы которых через фильтры НЧ (R1211 С1216 и R1212 С1217) и разделительные конденсаторы С1202 и С1201 соединены со входами усилителей мощности на микросхеме IC1200 (TDA7264). Структурная схема этой микросхемы показана на рис. 3.16.
Усилители мощности подключены к источнику двуполярного питания (+18 В/-18 В) через выводы 2 и 5 микросхемы. На вывод 4 поступает сигнал блокировки от каскада на транзисторах Q1200, Q1201, отключающий выходные каскады в режиме STDBY (дежурный режим). К выходам усилителей мощности непосредственно подключены громкоговорители (контакты 1, 3 соединителя CN201). Кроме этого, на выходе усилителей мощности включены RC (R1208 С1203 С1205, R1209 С1204 С1206) цепи, предотвращающие самовозбуждение усилителей на высоких частотах.
Усилители головных телефонов выполнены на микросхеме IC201 (TDA2822M), ее структурная схема показана на рис. 3.4. Звуковые сигналы, снимаемые с выводов 25 и 26 звукового процессора, через разделительные конденсаторы С242 и С243 поступают на входы усилителей микросхемы IC201. Входные сигналы усилителей блокируются схемой блокировки на транзисторах Q200, Q201, Q202 в режиме STDBY по сигналу от каскада на транзисторах Q1200, Q1201. Входные звуковые сигналы поступают на прямые входы усилителей (выводы 6 и 7 микросхемы IC201). Инверсные входы усилителей через развязывающие конденсаторы С205 и С208 подключены к корпусу (выводы 5 и 8). Выходы усилителей через развязывающие конденсаторы С206 и С207 и фильтры R414 L403 и R415 L404, а также контакты 7, 9 соединителя CN409 и фильтры L900 С902, L901 С903 соединены с гнездами головных телефонов J900 платы внешних коммутаций (рис. 3.16).
